golem.de
Tape-out: Erstes RISC-V-SoC mit 5-nm-Technik ist fertig
Der Testchip von SiFive für TSMCs N5-Verfahren enthält einen kleinen RISC-V-Kern und ein Interface
mehr ...
14. April 2021